Αρχειοθετημένη Πλατφόρμα Τηλεκπαίδευσης Πανεπιστημίου Θεσσαλίας | Οργάνωση και Σχεδίαση Η/Υ

Όνομα	Μέγεθος	Ημερομηνία
Ψηφιακή Σχεδίαση και η γλώσσα Verilog	1.42 MB	23-08-2015
Προώθηση δεδομένων (Forwarding)	802.52 KB	23-08-2015
Παραλληλισμός δεδομένων και Linking/Loading	757.96 KB	23-08-2015
Καταχωρητές του MIPS και οργάνωση μνήμης Αρχιτεκτονική Συνόλου Εντολών 1	577.38 KB	23-08-2015
Καθυστερήσεις (Stalls) και Εκκενώσεις Εντολών (Flushing)	925.96 KB	23-08-2015
Επεξεργαστής: υλοποίηση ενός κύκλου μηχανής	2.75 MB	23-08-2015
Εξαιρέσεις και Διακοπές	847.41 KB	23-08-2015
Εισαγωγή στην τεχνική της διοχέτευσης (pipeline)	732.07 KB	23-08-2015
Εισαγωγή στην ιεραρχία μνήμης	920.63 KB	23-08-2015
Εισαγωγή στην αριθμητική υπολογιστών	1.11 MB	23-08-2015
Εισαγωγή ,Βασική δομή ενός υπολογιστή Μετατροπές από Δυαδική σε Δεκαδική μορφή και το αντίστροφο	1.02 MB	23-08-2015
Εικονική Μνήμη (Virtual Memory)	700.7 KB	23-08-2015
Διαδικασίες και Συναρτήσεις	879.13 KB	23-08-2015
Αρχιτεκτονική Συνόλου Εντολών 2 και Ασκήσεις	602.01 KB	23-08-2015
Απόδοση της Ιεραρχίας Μνήμης και Βελτιστοποίηση της απόδοσης της Ιεραρχίας Μνήμης	679.7 KB	23-08-2015
Απόδοση Συστήματος	824.32 KB	23-08-2015
Αναδρομή και Παραδείγματα Assembly	474.42 KB	23-08-2015
Intel 80x86 ISA	879.36 KB	23-08-2015